Current position: Home >> Scientific Research >> Paper Publications

基于FPGA的电子式互感器智能合并单元研制

Release Time:2019-03-10  Hits:

Indexed by: Journal Article

Date of Publication: 2012-01-16

Journal: 电力系统保护与控制

Included Journals: Scopus、CSCD、ISTIC、PKU、EI

Volume: 40

Issue: 2

Page Number: 131-134,140

ISSN: 1674-3415

Key Words: 合并单元;IEC61850;服务器模型;FPGA;功能测试

Abstract: 在介绍合并单元服务器模型的基础上,描述了一种基于现场可编辑逻辑门阵列( FPGA)的电子式互感器智能合并单元的具体实现方法.根据FPGA的模块化编程和多任务处理的特点,该方法在单片FPGA内实现采样脉冲同步,数据采集,采样值处理,以及以太网控制芯片驱动和数据帧发送.本合并单元能够传输符合IEC61850-9-1和IEC61850-9-2规约的数据帧,两种数据帧的传输可以根据实际需要进行切换.运用MMS Ethereal软件对本合并单元发送的数据帧进行捕获和分析,结果表明该合并单元具有较高的灵活性和较强的实用价值.

Prev One:真空灭弧室与SF6灭弧室串联的混合断路器开断容量增益特性分析

Next One:双断口真空开关瞬态恢复电压分布特性的仿真与实验研究