点击次数：

论文类型：期刊论文

发表时间：2010-06-25

发表刊物：信号处理

收录刊物：PKU、ISTIC、CSCD

卷号：26

期号：6

页面范围：930-935

ISSN号：1003-0530

关键字：心电图(ECG)信号;信号压缩;小波提升变换;FPGA;Verilog HDL

摘要：小波变换的应用越来越广泛,但小波变换的硬件实现成为小波变换实时应用的一个关键问题.根据提升小波变换的框架结构,以小波子带系数自适应编码为核心,研究了基于5层5/3提升小波变换及其反变换的ECG信号的压缩算法及其FPGA实现.系统设计采用Verilog HDL语言和流水线设计方法,提高了硬件资源的利用率.系统实现选用Altera公司CYCLONE EP2C35F672C器件,并采用MIT-BIH数据库中的ECG信号进行测试.该心电数据压缩算法在均方误差可控的范围内算法获得了较大的压缩比,并利用设计的硬核实现了信号的重建.实验证明,该算法用于心电数据压缩是切实可行的,完全满足实时处理要求.