He Guo
Professor Supervisor of Doctorate Candidates Supervisor of Master's Candidates
Gender:Male
Alma Mater:大连理工大学
Degree:Master's Degree
School/Department:软件学院、国际信息与软件学院
Contact Information:guohe@dlut.edu.cn
E-Mail:guohe@dlut.edu.cn
Hits:
Indexed by:会议论文
Date of Publication:2010-08-25
Included Journals:EI、CPCI-S、Scopus
Key Words:Vector Processor; Queueing network; Pipeline Modeling; Delay
Abstract:Embedded vector processor is a kind of high-performance parallel processor. Pipeline design is a key technology in embedded vector microprocessors. This paper proposes a new modeling method for vector processor pipeline using open queueing network by instruction set feature of vector processor. According to instruction set distribution of vector processor in the practical projects and flowing in the pipeline modeling, the model of pipeline queueing network is analyzed. Total delay and mean delay are computed in every path. A better solution of pipeline is put forward as a result of delay data. Serving time of server nodes is averaged by partitioning for pipeline modeling and adding processing nodes in executing model. In conclusion, the delay data before and after improvement pipeline scheme are analyzed: the delay distributing of improvement scheme is almost equality and choke points with long delay and unequal are avoided.
教育背景：
学士学位：吉林大学计算机系，1982
硕士学位：大连理工大学计算机系，1989
科研与工作经历：
1986年10月—1987年10月，新西兰Progeni Company，访问学者
1990年10月—1992年12月，德国PDI Karlsruhe University计算机系，访问学者
1992年12月—2007年12月，大连理工大学计算机系，副教授
1995年3月—1996年6月，大连市金卡工程系统，总工程师
2008年1月—今，大连理工大学软件学院，教授
2020年4月 退休
教学工作：
1992年—2007年，计算机导论，计算机组织与结构，计算机系统结构
2009年—2019年，存储技术，计算机系统结构，并行计算
科研：
研究兴趣：并行与分布式计算。
