Current position: Home >> Scientific Research >> Paper Publications

数字锁相放大器的实现研究

Release Time:2019-03-10  Hits:

Indexed by: Journal Article

Date of Publication: 2012-02-01

Journal: 现代电子技术

Volume: 35

Issue: 3

Page Number: 191-195,198

ISSN: 1004-373X

Key Words: 锁相放大器;采样率;积分梳状滤波器;降采样

Abstract: 基于DSP设计了一种采样频率可控的数字锁相放大器.针对数字锁相放大器对低通滤波器性能的要求,采用CIC和降采样的方法,实现了一种高效的窄带低通滤波器.测试结果表明,在采样频率为500 kHz时,低通滤波器的通带截止频率可达0.5 Hz;当输入信号幅度为5~150 mV时,系统测试的相对误差小于0.5%;当输入信号幅度为1~50 μV时,系统测试的相对误差小于2%;同时系统在1~120 kHz的工作范围内,具有较好的一致性.

Prev One:A ROBUST DOA/BEAMFORMING ALGORITHM USING THE CONSTANT MODULUS FEATURE

Next One:一种新的PLC 系统窄带干扰抑制算法