段雄英
个人信息Personal Information
教授
博士生导师
硕士生导师
性别:女
毕业院校:华中科技大学
学位:博士
所在单位:电气工程学院
学科:电机与电器. 高电压与绝缘技术
办公地点:电力电子研究所405
联系方式:0411-84708919
电子邮箱:dxy@dlut.edu.cn
扫描关注
电子式互感器合并单元同步时钟模块的设计
点击次数:
论文类型:期刊论文
发表时间:2011-08-15
发表刊物:低压电器
期号:15
页面范围:23-28
ISSN号:1001-5531
关键字:电子式互感器;同步时钟;合并单元;可编程逻辑门阵列器件;误差校正
摘要:利用全球定位系统(Global Positioning System,GPS)时钟信号和晶振时钟信号精度互补的特点,提出了一种利用GPS时钟同步晶振时钟的新方法.采用除法电路和余数分摊的策略进行误差校正,使采样脉冲均匀准确,进一步减小各合并单元提供的采样脉冲之间的同步误差,同时在GPS时钟丢失时能减小积累误差,保持更长时间的同步.软件仿真和硬件实验均证明此方法的有效性.