段雄英
个人信息Personal Information
教授
博士生导师
硕士生导师
性别:女
毕业院校:华中科技大学
学位:博士
所在单位:电气工程学院
学科:电机与电器. 高电压与绝缘技术
办公地点:电力电子研究所405
联系方式:0411-84708919
电子邮箱:dxy@dlut.edu.cn
扫描关注
基于FPGA的电子式互感器智能合并单元研制
点击次数:
论文类型:期刊论文
发表时间:2012-01-16
发表刊物:电力系统保护与控制
收录刊物:EI、PKU、ISTIC、CSCD、Scopus
卷号:40
期号:2
页面范围:131-134,140
ISSN号:1674-3415
关键字:合并单元;IEC61850;服务器模型;FPGA;功能测试
摘要:在介绍合并单元服务器模型的基础上,描述了一种基于现场可编辑逻辑门阵列( FPGA)的电子式互感器智能合并单元的具体实现方法.根据FPGA的模块化编程和多任务处理的特点,该方法在单片FPGA内实现采样脉冲同步,数据采集,采样值处理,以及以太网控制芯片驱动和数据帧发送.本合并单元能够传输符合IEC61850-9-1和IEC61850-9-2规约的数据帧,两种数据帧的传输可以根据实际需要进行切换.运用MMS Ethereal软件对本合并单元发送的数据帧进行捕获和分析,结果表明该合并单元具有较高的灵活性和较强的实用价值.