点击次数：

论文类型：会议论文

发表时间：2007-10-01

页面范围：73-81

关键字：电子式互感器;同步时钟;合并单元;可编程逻辑门阵列器件;误差校正

摘要：　　本文分析遵循IEC61850-9标准设计的电子式互感器合并单元的时钟同步问题，利用GPS时钟信号和晶振时钟信号精度互补的特点，提出了一种利用GPS时钟同步晶振时钟的新方法。该方法首先利用GPS秒脉冲，精确测量晶体时钟频率，然后经过误差校正，用硬件定时器对晶体时钟分频以产生同步时钟。此方法能够准确识别输入时钟信号，能正确，可靠的提供多路电流、电压同步采样脉冲，并在输入时钟受到干扰和短时丢失时，仍能提供较高精度的采样脉冲和由晶振产生的秒脉冲，而在输入时钟恢复后快速实现合并单元的同步。采用除法电路和余数分摊的策略进行误差校正，使采样脉冲均匀准确，进一步减小各合并单元提供的采样脉冲之间的同步误差，同时在GPS时钟丢失时能减小积累误差，保持更长时间的同步。软件仿真和硬件实验均证明此方法的有效性。