点击次数：

论文类型：会议论文

发表时间：2005-09-01

页面范围：1

关键字：介电材料;kZrO_2;尺寸范围;栅介质;氧化层厚度;栅电极;价带;泄漏电流;限制性因素;禁带;

摘要：随着超大规模集成电路的快速发展,器件的特征尺寸在不断减小,特别是进入到亚0.1μm尺寸范围时,为保证栅对沟道有很好的控制,SiO_2栅介质尺寸将达到2nm数量级,此时栅电极与沟道间的直接隧穿会变得非常严重,由此带来栅对沟道控制的减弱和器件功耗增加,这是微电子技术进一步发展的限制性因素之一。利用高七介电材料代替SiO_2,可以在保持等效氧化层厚度不变的条件下,增加介质层的物理厚度,从而降低栅泄漏电流和改善可靠性,因此替代传统栅介质SiO_2的高k介电材料正成为研究热点.在目前研究的高k栅介质材料中,ZrO_2薄膜因其具有较大的介电常数、较大的禁带宽度、与Si的导带和价带较大的偏置、以及与Si的高的热稳定性等特征,被认为是最有希望的替代SiO_2的高k介电材料之一。